摘要：本發明公開了一種像素結構的制造方法，其包括：形成第一導電層于基板上；形成第二導電層于基板上；形成第三導電層于基板上，其中所述第一導電層、第二導電層和第三導電層三者疊放且間隔設置，所述第一導電層、第二導電層和第三導電層三者在垂直空間上相互覆蓋；以及在形成第一導電層后，形成主動開關于像素區內，其中所述第一導電層和主動開關的漏極耦合；所述第二導電層和第一電壓線耦合；所述第三導電層和第二電壓線耦合。本發明像素結構具有并列的多個存儲電容同時保持像素結構的像素電壓大小，減小多個寄生電容的影響，改善耦合效應的影響。
- 專利類型發明專利
- 申請人惠科股份有限公司;重慶惠科金渝光電科技有限公司;
- 發明人陳猷仁;
- 地址518000 廣東省深圳市寶安區石巖街道水田村民營工業園惠科工業園廠房1、2、3棟，九州陽光1號廠房6、7樓
- 申請號CN201611270994.4
- 申請時間2016年12月30日
- 申請公布號CN106527005A
- 申請公布時間2017年03月22日
- 分類號G02F1/1362(2006.01)I;
教育裝備采購網在線客服
京公網安備11010802043465號
