摘要：本發明實施例提供了一種基于FPGA的偽隨機序列發生器及其生成方法，所述的偽隨機序列發生器包括控制單元、時鐘單元以及FPGA，其中，所述的控制單元，用于采集用戶輸入的偽隨機序列參數，根據所述的偽隨機序列參數生成用戶指令，并將所述的用戶指令發送至所述的FPGA；所述的時鐘單元，用于向所述的FPGA提供時鐘脈沖；所述的FPGA具體包括：處理器接口、周期累加器、偽隨機序列生成單元、邊沿生成單元以及序列成形單元。以FPGA作為主要功能部件，輔以少量的模擬器件，解決了現有技術中的偽隨機序列發生器產生的碼元速率的分辨率和精確度均較差的技術問題。
- 專利類型發明專利
- 申請人北京普源精電科技有限公司;
- 發明人丁新宇;王悅;王鐵軍;李維森;
- 地址102206 北京市昌平區沙河鎮踩河村156號
- 申請號CN201210528488.6
- 申請時間2012年12月10日
- 申請公布號CN103870238A
- 申請公布時間2014年06月18日
- 分類號G06F7/58(2006.01)I;
教育裝備采購網在線客服
京公網安備11010802043465號
