摘要：本發明公開了一種基于憶阻器的聯想記憶電路，包括憶阻器、第一電阻、第二電阻和運算比較器；第一電阻和憶阻器依次串聯在運算比較器的第一輸入端，憶阻器的非串聯連接端作為聯想記憶電路的第一輸入端；第一電阻和憶阻器的串聯連接端作為聯想記憶電路的第二輸入端；第二電阻的一端連接至運算比較器的第一輸入端，第二電阻的另一端接地；運算比較器的第二輸入端用于連接參考電壓，運算比較器的輸出端作為聯想記憶電路的輸出端；聯想記憶電路的第一輸入端和第二輸入端分別用于接收條件刺激信號和非條件刺激信號，聯想記憶電路的輸出端用于輸出反應信號。本發明可以根據施加條件刺激和非條件刺激信號的時間關系，模擬生物聯想記憶的形成過程和遺忘過程。
- 專利類型發明專利
- 申請人華中科技大學;
- 發明人繆向水;李祎;許磊;鐘應鵬;
- 地址430074 湖北省武漢市洪山區珞喻路1037號
- 申請號CN201310516829.2
- 申請時間2013年10月28日
- 申請公布號CN103580668B
- 申請公布時間2016年04月20日
- 分類號H03K19/00(2006.01)I;
教育裝備采購網在線客服
京公網安備11010802043465號
