摘要：本發明公開了一種存儲與計算陣列結構及其操作方法，其陣列結構包括一塊阻變單元交叉桿陣列M、第一至第四選通區域S1?S4、n個位線電壓源U1n?Unn及m個字線電壓源Um1?Umm，以及n個位線接地電阻R1n?Rnn及m個字線接地電阻Rm1?Rmm；阻變單元交叉桿陣列與電壓源和接地電阻之間由選通區域隔開；當用于進行計算時，由選通區域選通參與計算的阻變單元及電壓源和接地電阻，構成實質蘊涵(IMP)邏輯電路；本發明將傳統的基于IMP邏輯的阻變陣列進行擴展，使IMP計算不僅可以在某一行中的阻變單元上進行，還可以在某一列中的阻變單元上進行，極大地提高了對陣列的利用率，提升了計算效率，使得數據在陣列中的存儲與計算等功能都變得更加靈活。
- 專利類型發明專利
- 申請人華中科技大學;
- 發明人李祎;程龍;繆向水;周亞雄;王卓睿;
- 地址430074 湖北省武漢市洪山區珞喻路1037號
- 申請號CN201610863551.X
- 申請時間2016年09月29日
- 申請公布號CN106373611A
- 申請公布時間2017年02月01日
- 分類號G11C16/10(2006.01)I;G11C16/08(2006.01)I;G11C16/24(2006.01)I;
教育裝備采購網在線客服
京公網安備11010802043465號
