摘要：本發明提供了一種數據鏈路實現電路，數模轉換器的第一時鐘輸出端與時鐘緩沖器輸入端相連相連，該時鐘緩沖器的輸出端分別與4片第一高速數據復接器的時鐘輸入端相連，4片第一高速數據復接器的時鐘輸出端與4片第一時鐘分頻器的輸入端一一對應相連，4片第一時鐘分頻器的輸出端均與FPGA芯片的4個全局時鐘引腳相連，從而形成能夠同時得到4路相同頻率全局時鐘信號的時鐘鏈路。該FPGA芯片的數據輸出端引出的96位差分數據線等分成4組分別與4片第一高速數據復接器的數據輸入端相連，則每一片第一高速數據復接器的數據輸出端將引出48位差分數據線，接入數模轉換器的數據輸入端，從而構成該數模轉換器的數據鏈路，實現對數據帶寬為96Gbps的數據傳輸。
- 專利類型發明專利
- 申請人綿陽市維博電子有限責任公司;四川省綿陽西南自動化研究所;
- 發明人李廷凱;唐建;張京;官琴;
- 地址621000 四川省綿陽市游仙區游仙東路98號
- 申請號CN201310598106.1
- 申請時間2013年11月22日
- 申請公布號CN103560988B
- 申請公布時間2016年08月31日
- 分類號H04L25/02(2006.01)I;H03M1/66(2006.01)I;
教育裝備采購網在線客服
京公網安備11010802043465號
