摘要：面向高性能SRAM的分級結構，字線采用分級技術，在全局字線GWLL和局部字線之間插入觸發器，將存儲陣列分成存儲單元Bitcell數目相等的N級，GWLL經字線譯碼器模塊分級為M行，一行Bitcell的個數為T，即每級的Bitcell個數為T/N，分級后的模塊結構上完全一致，二進制SRAM地址數據經過字線譯碼器模塊譯碼后，被選擇的一行GWLL升高，下一個時鐘上升沿到來時，被選擇行的內部觸發器同時觸發，該行N個模塊的Bitcell全部打開；寫操作時，具體寫入的Bitcell的位置由列選擇器模塊譯碼后決定，讀操作時最終作為輸出的具體Bitcell位置同樣取決于列選擇器模塊的譯碼結果，選中的Bitcell數據通過位線和列選擇器后輸出。
- 專利類型發明專利
- 申請人江蘇東大集成電路系統工程技術有限公司;
- 發明人柏娜;張鈿鈿;朱賈峰;馮越;陳銘;
- 地址210012 江蘇省南京市雨花區花神大道文竹路23號
- 申請號CN201210322289.X
- 申請時間2012年09月02日
- 申請公布號CN102915760A
- 申請公布時間2013年02月06日
- 分類號G11C11/413(2006.01)I;
教育裝備采購網在線客服
京公網安備11010802043465號
