摘要：本實用新型公開了一種提高FPGA可靠性的局部復位裝置，包括：錯誤狀態寄存器、復位信號產生模塊、復位實施控制模塊和復位保持/取消模塊；分析從RECEIVER數據接收到TRANSMITTER數據發送整個鏈路上所有功能模塊的工作狀態，若處于非正常狀態，則判斷該非正常狀態是否必須通過復位進行解決，若是，則針對非正常狀態劃定局部復位的范圍，并生成對劃定復位單元的復位指令；復位指令發出后，在劃定復位單元的一輪循環操作完成后的間歇時間進行復位。本實用新型一方面通過局部復位保證異常單元恢復正常工作，一方面將對整個系統的損害降到最低，一方面有力地保證了復位實施的可控性。提高了FPGA工作的可靠性。
- 專利類型實用新型
- 申請人北京銳安科技有限公司;
- 發明人何喆;
- 地址100037北京市海淀區阜成路16號航天科技大廈407室
- 申請號CN200420009874.5
- 申請時間2004年11月18日
- 申請公布號CN2779739Y
- 申請公布時間2006年05月10日
- 分類號H04L12/24(2006.01);G06F1/24(2006.01);
教育裝備采購網在線客服
京公網安備11010802043465號
