為了推進GAA晶體管技術的發展，英特爾也將目光瞄準了二維半導體材料。
據Sanjay Natarajan的介紹，具體而言，英特爾在GAA技術中引入了二維（2D）NMOS和PMOS晶體管，該晶體管以二維MoS2為溝道材料，結合高介電常數的HfO2作為柵氧化層，通過ALD（原子層沉積）工藝實現精確控制。下圖的橫截面成像清晰展示了柵極金屬、HfO?氧化物和二維MoS2之間的結構集成，其整體厚度在納米級別，漏源間距（L_SD）小于50nm，次閾值擺幅（SS）低于75mV/d，最大電流性能（I_max）達到900μA/μm以上，能夠顯著提升柵極對溝道的控制能力。
右側的圖表中將Intel的研究結果（THIS WORK）與其他同類研究進行了對比，顯示在驅動電流和次閾值擺幅上的明顯優勢。
英特爾的研究驗證了結合GAA架構和2D材料，晶體管性能堪稱飛躍。而且一旦英特爾將基于硅的溝道性能推至極限，采用2D材料的GAA晶體管很有可能會成為下一步發展的合理方向。
就英特爾所觀察到的而言，晶體管數量的指數級增長趨勢，符合摩爾定律，從微型計算機到數據中心，晶體管數量每兩年翻倍。但是，隨著AI工作負載的持續增加，AI相關能耗可能會在2035年超越美國當前的總電力需求，能源瓶頸成為未來計算發展的關鍵挑戰。因此，未來需要的是新型晶體管。下一代晶體管需要具備超陡次閾值擺幅（低于60mV/dec）和極低的靜態漏電流（I_off），支持在超低供電電壓（<300mV）下運行。
英特爾也在材料和物理層面不斷探索，并在IEDM上展示了采用Ge（鍺）納米帶結構的晶體管，其9nm厚度和結合氧化物界面的創新設計，為實現低功耗和高效傳輸奠定了基礎。Intel進一步研究結合高介電常數材料和新型界面工程，以開發更加節能高效的下一代晶體管。
英特爾也呼吁整個行業共同推動晶體管技術的革命，以滿足萬億晶體管時代中AI應用的需求。通過對過去60年晶體管發展的總結，Intel同時提出了未來10年的發展目標：1）必須開發能夠在超低供電電壓（<300mV）下工作的晶體管，以顯著提高能效，為普遍化的AI應用提供支持；2）持續增加晶體管數量的技術是可行的，但能源效率的革命性突破將是未來發展的重點。
互連縮放的突破：釕線路
隨著晶體管和封裝技術的持續微縮，互連已成為半導體體系中的第三個關鍵要素。這些互連導線負責連接數以萬億計的晶體管。然而，我們清晰地看到，銅互連的時代正逐漸走向尾聲。銅互連存在一個實際問題：使用時需要添加阻擋層和籽晶層。隨著尺寸的不斷縮小，這些相對高電阻的層占據了更多的可用空間。英特爾觀察到，當線寬不斷縮小時，銅線的電阻率呈指數級上升，達到難以接受的程度。因此，盡管晶體管尺寸越來越小、密度和性能不斷提升，但傳統的布線方式已無法滿足連接所有晶體管的需求。
英特爾的突破在于采用具有高成本效益的空氣間隙釕（Ru）線路，作為銅互連的潛在替代方案。這個空氣間隙解決方案無需昂貴的光刻技術，也不需要自動對準通孔工藝。它巧妙地將空氣間隙、減法釕工藝和圖案化相結合，有望打造出合理的下一代互連技術，使之與未來的晶體管和封裝技術相匹配。
這種新工藝在小于25nm的間距下，實現了在匹配電阻條件下高達25%的電容降低，有效提升了信號傳輸速度并減少了功耗。高分辨率的顯微成像展示了釕互連線和通孔的精確對齊，驗證了沒有發生通孔突破或嚴重錯位的問題。減法釕工藝支持大規模生產（HVM），通過消除復雜的氣隙排除區和選擇性蝕刻需求，具備實際應用的經濟性和可靠性。
寫在最后
半導體產業是一個高度復雜的生態系統，需要各方共同努力才能取得突破。英特爾在封裝、晶體管和互連等領域的創新成果，為整個行業提供了寶貴的經驗和啟示。如同Sanjay Natarajan所述，英特爾的目標是為整個行業提供路線圖，以協調和統一我們所有的研發資金和努力。這樣，下一代產品和服務就能推動整個行業向前發展，并繼續推進摩爾定律。英特爾確實始終將自己視為摩爾定律的守護者，致力于承擔這一責任，不斷探索推進摩爾定律的新技術。這不僅是為了英特爾的利益，更是為了整個行業的共同利益。
